晶振如何选择？选择晶振注意事项

        如今智能电子产品都需要精确的定时或时钟基准信号，然而晶体时钟振荡器极为适合这方面的许多应用。时钟振荡器有多种封装，电气性能规范多样化。温度补偿晶体振荡器、恒温箱晶体振荡器、电压控制晶体振荡器、数字补偿晶体振荡器，这几种类都有各自特有的性能。那在选取适当晶振时又需注意哪些参数？以下便会为大家讲解到。

晶振如何选择？

        在选取适当晶振时需注意的参数1、晶振的封装；2、晶振的稳定性；3、晶振的输出；4、晶振的电源和负载的影响；5、晶振的相位躁声和抖动；6、晶振的工作环境

1.晶振的封装

         随着智能电子产品的体积愈变愈小型化，采用的电子元器件体积越小越受欢迎。例如：星光鸿创公司无源贴片晶振SMD1.6×1.2mm的封装。越小型封装的元器件工艺制作方面难度就越大，价格就比大型的贴片晶振或穿孔封装贵。

【晶振封装】

2.晶振的频率稳定性

      晶体振荡器工作温度内的稳定性，决定振荡器的价格的重要因素。稳定性越高或温度范围愈宽，元器件的价格愈高。

【晶振频率】

3.晶振的输出

        每种输出类型都有它的独特波形和用途，应该关注三态或互补输出的要求。对称性、上升和下降时间以及逻辑电平对某些应用来说也要作出规定。

        输出信号的频率不可避免会有一定的偏差，我们用频率误差（Frequency Tolerance）或频率稳定度（Frequency Stability），用单位ppm来表示，即百万分之一（parts per million）（1/106），是相对标称频率的变化量，此值越小表示精度越高。比如，12MHz晶振偏差为±20ppm，表示它的频率偏差为12×20Hz=±240Hz，即频率范围是（11999760～12000240Hz）

【晶振输出波形】

4.晶振的电源和负载的影响

        设计工程师应在建议的电源电压容差和负载下检验晶振的性能。不能期望只能额定驱动15pF 的振荡器在驱动50pF 时会有好的表现。在超过建议的电源电压下工作的振荡器亦会呈现坏的波形和稳定性。对于需要电池供电的器件，一定要考虑功耗。引入3.3V 的产品必然要开发在3.3V 下工作的振荡器。----较低的电压允许产品在低功率下运行。现今大部分市售的表面贴装振荡器在3.3V 下工作。许多采用传统5V 器件的穿孔式振荡器正在重新设计，以便在3.3V 下工作。

【晶振电源和负载】

5.晶振的相位躁声和抖动

        相位噪声（Phase noise）和抖动是对同一种现象的两种不同的定量方式。例如：无线数据传输、网络通讯、ATM等要求必需满足严格的拌动指标。在理想情况下，一个频率固定的完美的脉冲信号(以1 MHz为例)的持续时间应该恰好是1微秒，每500ns有一个跳变沿。许多应用网络，另外需要密切注意在这些系统应用的振荡器和相位噪声特性。

【晶振相位躁声和抖动】

6.晶振的工作环境

        晶体振荡器实际应用的环境需要很重要的，需要在无尘车间进行工作。例如：高强度的振动或冲击会给振荡器带来问题。除了可能产生物理损坏，振动或冲击可在某些频率下引起错误的动作。这些外部感应的扰动会产生频率跳动、增加噪声份量以及间歇性振荡器失效。对于要求特殊EMI兼容的应用，EMI是另一个要优先考虑的问题。除了采用合适的PC母板布局技术，重要的是选择可提供辐射量最小的时钟振荡器。一般来说，具有较慢上升/下降时间的振荡器呈现较好的EMI特性。

【晶振工作环境】

晶振注意事项

        在使用晶振的过程中需要注意以下3点：

        01、（一）需要倍频的DSP（二）需要配置好PLL周边配置电路，主要是隔离和滤波

        02、20MHz以下的晶体晶振基本上都是基频的器件，稳定度好，20MHz以上的大多是谐波的（如3次谐波、5次谐波等等），稳定度差，因此强烈建议使用低频的器件，毕竟倍频用的PLL电路需要的周边配置主要是电容、电阻、电感，其稳定度和价格方面远远好于晶体晶振器件

        03、时钟信号走线长度尽可能短，线宽尽可能大，与其它印制线间距尽可能大，紧靠器件布局布线，必要时可以走内层，以及用地线包围

         以上便是晶振的选择之前需要考的几个参数以及在使用晶振的注意事项，希望能帮助到大家在选型和使用的过程中避一些没必要的麻烦